Halbleitertechnik Teil 1 Grundlagen

Also, extra für euch setzt ich mich jetzt mal hin und schreibe einen Guide. Ich möchte dabei mal anhand der mir gegebenen Fachbücher ein paar Effekte erklären. Zu gleich eben die bekanntesten die man auch noch ohne tiefe Physik sich erklären und verstehen kann.

Inhalt:
1. Was sagt 45nm eigentlich aus?
2. Aufbau eines CMOS-Transistors.
3. ESD
4. Latch-UP Effekt
5. Punch-Through Effekt
6. Parasitäre Kapazitäten

1. Was sagt 45nm eigentlich aus?

45nm steht für die Länge des Gates eines MOS-Transistors. MOS bedeutet original: Metal Oxide Semiconductor zu Deutsch: Metall Oxid Halbleiter.
Diese Länge ist recht entscheidend für die Eigenschaft des Transistors und dessen Schaltverhalten. Je kleiner sie wird umso kleiner muss auch der Abstand Gateanschluss-Kanal werden also die Schicht dicke des Oxides. Die Kehrseite davon ist das Oxid muss Druchschlag fester werden. Also eine höhere Dielektrizitätskonstante ε0 haben. Deshalb greift man nicht nur bei Intel auf die sogenannten „High-K-Materials“ zurück. Samsung tut sich derselben Technik bedienen eben so Chips von Nvidia/Via und zum Teil auch ATi. AMD fährt hier zusammen mit IBM eine ganz andere Technik. Hier wird auf SOI (Silicon on Insulator, zu Deutsch: Silizium auf Isolator) zurück gegriffen. Hierbei wird dann auch Kupfer eingesetzt etc. doch das ist ein anderes Thema.
Schluss endlich heißt 45nm nun das der Gate-Anschluss so wie der Kanal des Transistors solange sind. Leiterbahnen der Metallisierungsebenen sind meistens noch deutlich größer und liegen im Bereich von 200-400nm da diese dann meist eben auch schon deutlich mehr Strom aushalten müssen denn Kleinvieh macht auch Mist. So fließen in einen CMOS-Transistor maximal einige µA-nA jedoch ein Paar Millionen erzeugen dann einen Stromfluss bis in den Bereich von größer 1A und dazu addieren sich dann noch die ganzen Störeffekte wie Kapazitäten die Wechselspannung durchlassen etc…


2. Aufbau eines CMOS-Transistors

CMOS = Complimentary Metal Oxide Semiconductor zu Deutsch: Komplementärer Metall Oxid Halbleiter. Eine Zusammenschaltung von zwei MOS-Transistoren. Komplementär weil es ein n-MOS und ein p-MOS sind.


(Bildquelle: Wikipedia.org)

Diese Schaltung bringt gegenüber einer Transistorlogik den Vorteil das sie kaum Strom verbraucht. Ein Prozessor in Transistorlogik hätte wohl bei heutiger Dimension eine Verlustleistung im Kilowatt Bereich.
Der Genaue Schichtaufbau geht fürs erste zu Tief in die Materie. Werde ihn aber sobald ich die Skizze fertig habe natürlich nachreichen.


3. ESD

ESD = Electrostatic Dischargement zu Deutsch Elektrostatische Entladung. Es handelt sich dabei um eine Entladung die z.B. entsteht wenn man mit Socken auf einem Teppichboden läuft und dann an die Heizung fasst. Der Blitz der entsteht ist eine solche Entladung. Sie bewegt sich im Bereich von etwa 800V-3kV.
Das Problem entsteht nun da die Prozessoren ein sehr dünnes Gateoxid haben welches eine bestimmte Durchschlagsfestigkeit aufweist. Diese liegt bei einem High-K Oxid bei etwa 150V pro nm. So ein Oxid hat bei 45nm etwa 15nm wenn überhaupt. Also hält es über die gesamte Dicke etwa 2,25kV aus. Diese können bei einer solchen Entladung überschritten werden und den Chip somit zerstören. Schlimmer ist es noch bei alten Prozessoren da diese ein schlechteres Oxid haben das zum Teil manchmal nur 25-50V je nm aushält.
Deshalb ist es wichtig das man nur völlig entladen an einen PC ran geht um keinen der vielen kleinen Chips auf dem Mainboard oder einem anderen Teil zu beschädigen. Im Idealfall sollte man eine ESD-Schutzband am Handgelenk tragen welches mit dem Gehäuse des Systems verbunden ist oder einem Heizkörper. Es gibt auch extra solche Teile zu kaufen.
Ich Persönlich muss dazu sagen das es auch ohne geht wenn man entsprechend vorsichtig ist.


4. Latch-UP Effekt

Dieser Effekt entsteht nur bei CMOS Chips die nicht in SOI gefertigt sind. Also eher bei Intel.
Durch den Schichtaufbau bedingt entsteht ein parasitärer Thyristor. Dieser kann in bestimmten Fällen schon durch einen geringen Strom gezündet werden was dann zu einem hohen Leckstrom bis hin zur Zerstörung führt. Grade beim Overklocking ist es ein Problem wenn die Spannung dann noch erhöht wird. Damit muss man sich als Laie jedoch nicht weiter beschäftigen. Entweder es passiert und die CPU ist danach futsch oder es passiert nicht.


5. Punch-Through Effekt

Ein Effekt der auf einen Herstellungsfehler hinweißt. Ist das Drain-Gebiet nicht hoch genug dotiert ergibt sich eine Verlagerung zum Substrat hin was dann schon vor erreichen der Betriebsspannung zu einem Durchbruch zum Substrat führen kann. Gerade bei diesen kleinen Größen ist es ein wesentliches Problem da man natürlich versuchen will an der Dotierung zu sparen da sie nicht wenig Geld kostet.
Ist aber auch ein Effekt den der Kunde bei Auftreten dann als Garantiefall reklamiert. Von daher auch recht egal für den einfachen User.


6. Parasitäre Kapazitäten

Dieser Effekt tritt immer häufiger auf. Dadurch das man das Gateoxid immer kleiner macht und die Durchschlagsfestigkeit erhöht wird die Kapazität an dieser Stelle immer größer. Sie sorgt für eine Verzögerung im Schaltverhalten des CMOS. Somit wird die maximal mögliche Frequenz immer kleiner. Damit kämpft man heute mehr denn je und Prozessoren die normal mehr als 4GHz haben rücken in immer weitere Entfernung. Auch die Kapazitäten zwischen der Metallisierungen werden immer Höher da die Leiterbahnen auch in ein Oxid gepackt werden als Isolation. Meistens ist dies Thermisches Oxid bei den Kontaktebenen und TEOS (Tetraethylorthosilicat) bei den VIA-Ebenen.


Quellen:
1. Drei Jahre Berufsschule zum Mikrotechnologen
2. Ulrich Hilleringmann - Silizium Halbleitertechnologie 4. Auflage ( ISBN 3-519-30149-0)
3. Wikipedia
3.1 Latch Up
3.2 TEOS
3.3 CMOS
3.4 Thyristor

Version 1.0.0
12.06.2008

 

Teil 2 Beinhaltet die SOI-Technik im Detail inklusive der Kupfertechnik. Soviel kann ich vorab verraten =)